ریسک پنج ( به انگلیسی: RISC - V ) یک معماری مجموعه دستورالعمل استاندارد باز ( ISA ) است که بر اساس اصول رایانه تنظیم شده دستورالعمل کاهش یافته ( RISC ) تنظیم شده است. برخلاف بیشتر طرحهای ISA دیگر، ISA ریسک پنج تحت مجوزهای منبع باز ( Open - hardware ) ارائه می شود که استفاده از آنها نیازی به هزینه ندارد. تعدادی از شرکت ها سخت افزار بر پایه ریسک پنج ارائه می دهند، سیستم عامل های آزاد با پشتیبانی ریسک پنج در دسترس هستند و مجموعه دستورالعمل ها در چندین ابزار نرم افزار معروف پشتیبانی می شوند.
از ویژگی های قابل توجه ISA ریسک پنج می توان به الگوهای بیت برای ساده سازی مالتی پلکسرها در پردازنده، نقطه شناور IEEE 754، طرحی که از نظر معماری خنثی است و قرار دادن مهمترین بیت ها در یک مکان ثابت برای سرعت دادن به افزونه علامت اشاره کرد. این مجموعه دستورالعمل برای طیف وسیعی از کاربردها طراحی شده است. دستورهای ریسک پنج طول متغیری دارند و همواره می توان با افزونه ها کدگذاری جدیدی اضافه کرد. ریسک پنج در سه استاندارد ۳۲، ۶۴ و ۱۲۸ بیتی ارائه می شود که از آن در سیستم های کوچک جاسازی شده، رایانه های شخصی، ابر رایانه هایی با پردازنده های برداری و رایانه های موازی نصب شده در رک ۱۹ اینچی استفاده می شود.
این پروژه در سال ۲۰۱۰ در دانشگاه کالیفرنیا، برکلی همراه با بسیاری از مشارکت کنندگان داوطلب که به دانشگاه وابسته نبودند، آغاز شد. برخلاف سایر طرح های دانشگاهی که معمولاً فقط برای سادگی در ارائه و آموزش بهینه می شوند، طراحان قصد داشتند که مجموعه دستورالعمل های ریسک پنج برای رایانه های کاربردی قابل استفاده باشد.
از ژوئن ۲۰۱۹، نسخه 2. 2 ISA فضای کاربر و نسخه 1. 11 ISA ممتاز منجمد شده و اجازه توسعه نرم افزار و سخت افزار را می دهد. فضای کاربر ISA که اکنون به ISA غیرمجاز تغییر نام داده است، به عنوان نسخه ۲۰۱۹۱۲۱۳ به روزرسانی، تصویب و منجمد شد. مشخصات اشکال زدایی به عنوان پیش نویس، نسخه ۰٫۱۳٫۲ موجود است. [ ۲]
طراحی پردازنده به مهارت طراحی در چندین تخصص نیاز دارد: منطق الکترونیکی دیجیتال، کامپایلرها و سیستم عامل ها. برای تأمین هزینه های چنین تیمی، فروشندگان تجاری طراحی های رایانه ای، مانند ARM Holdings و MIPS Technologies هزینه ای بابت حق استفاده از طرح ها، حق ثبت اختراع و حق تکثیر می گیرند. [ ۴] [ ۵] [ ۶] آنها همچنین اغلب قبل از انتشار اسنادی که مزایای دقیق طرحهای آنها را شرح می دهد، به توافق نامه عدم افشای اطلاعات احتیاج دارند. در بسیاری از موارد، آنها هرگز دلایل انتخاب خود را توضیح نمی دهند.
این نوشته برگرفته از سایت ویکی پدیا می باشد، اگر نادرست یا توهین آمیز است، لطفا گزارش دهید: گزارش تخلفاز ویژگی های قابل توجه ISA ریسک پنج می توان به الگوهای بیت برای ساده سازی مالتی پلکسرها در پردازنده، نقطه شناور IEEE 754، طرحی که از نظر معماری خنثی است و قرار دادن مهمترین بیت ها در یک مکان ثابت برای سرعت دادن به افزونه علامت اشاره کرد. این مجموعه دستورالعمل برای طیف وسیعی از کاربردها طراحی شده است. دستورهای ریسک پنج طول متغیری دارند و همواره می توان با افزونه ها کدگذاری جدیدی اضافه کرد. ریسک پنج در سه استاندارد ۳۲، ۶۴ و ۱۲۸ بیتی ارائه می شود که از آن در سیستم های کوچک جاسازی شده، رایانه های شخصی، ابر رایانه هایی با پردازنده های برداری و رایانه های موازی نصب شده در رک ۱۹ اینچی استفاده می شود.
این پروژه در سال ۲۰۱۰ در دانشگاه کالیفرنیا، برکلی همراه با بسیاری از مشارکت کنندگان داوطلب که به دانشگاه وابسته نبودند، آغاز شد. برخلاف سایر طرح های دانشگاهی که معمولاً فقط برای سادگی در ارائه و آموزش بهینه می شوند، طراحان قصد داشتند که مجموعه دستورالعمل های ریسک پنج برای رایانه های کاربردی قابل استفاده باشد.
از ژوئن ۲۰۱۹، نسخه 2. 2 ISA فضای کاربر و نسخه 1. 11 ISA ممتاز منجمد شده و اجازه توسعه نرم افزار و سخت افزار را می دهد. فضای کاربر ISA که اکنون به ISA غیرمجاز تغییر نام داده است، به عنوان نسخه ۲۰۱۹۱۲۱۳ به روزرسانی، تصویب و منجمد شد. مشخصات اشکال زدایی به عنوان پیش نویس، نسخه ۰٫۱۳٫۲ موجود است. [ ۲]
طراحی پردازنده به مهارت طراحی در چندین تخصص نیاز دارد: منطق الکترونیکی دیجیتال، کامپایلرها و سیستم عامل ها. برای تأمین هزینه های چنین تیمی، فروشندگان تجاری طراحی های رایانه ای، مانند ARM Holdings و MIPS Technologies هزینه ای بابت حق استفاده از طرح ها، حق ثبت اختراع و حق تکثیر می گیرند. [ ۴] [ ۵] [ ۶] آنها همچنین اغلب قبل از انتشار اسنادی که مزایای دقیق طرحهای آنها را شرح می دهد، به توافق نامه عدم افشای اطلاعات احتیاج دارند. در بسیاری از موارد، آنها هرگز دلایل انتخاب خود را توضیح نمی دهند.
wiki: ریسک پنج