در رشته الکترونیک، منطق تزویج امیتری ( ECL ) یکی از سریع ترین منطق های ترانزیستوری دوقطبی در مدارهای مجتمع به شمار می آید. ECL از یک تقویت کننده تفاضلی ترانزیستور پیوندی دوقطبی فوق راه اندازی با ورودی تک سر و جریان امیتری محدود بهره می برد تا از ناحیه اشباع عملیات و قطع آن جلوگیری شود. وقتی که جریان بین دوپایه جفت تزویج امیتری هدایت شود، ECL را بعضاً منطق current - steering logic, current - mode logic یا current - switch emitter - follower ( CSEF ) logic می گویند. در منطق تزویج امیتری ( ECL ) ، ترانزیستورها هرگز در حالت اشباع قرار نمی گیرند. ولتاژهای ورودی / خروجی دارای لرزش جزئی ( V 0. 8 ) هستند.
مقاومت ورودی بالا و مقاومت خروجی پایین است. در نتیجه، ترانزیستورها به سرعت تغییر حالت می دهند. تاخیرها در گیت کم و گنجایش خروجی ( fan out ) بالا می باشد. علاوه بر این، دریافت جریان ثابت تقویت کننده های تفاضلی تاخیرها و جهش های نامطلوب ولتاژ و نقص های فنی جزئی را که به دلیل اندوکتانس و ظرفیت خط تغذیه اتفاق می افتد، به حداقل خود می رساند. خروجی های مکمل با کاهش شمارش وارونگر ( معکوس کننده ) زمان انتشار مدار کل را کاهش می دهد. عیب اصلی ECL این است که همواره گیت ها در حال دریافت جریان هستند. این بدان معنی است که ECL نسبت به سایر منطق ها به برق خیلی بیشتری نیاز دارد. معادل منطق تزویج امیتری حاصل از FETها منطق همراه منبع ( Coupled logic ـ source ) یا SCFL نامیده می شود. نوعی از ECL که در آن همه مسیرهای سیگنال ها و ورودی ها گیت تفاضلی هستند، منطق سوئیچ جریان تفاضلی خوانده می شود.
هانون اس یورک ( Hanon s. yourke ) مهندس شرکت IBM در ماه آگوست ۱۹۵۶، ECL را اختراع کرد. این منطق که ابتدا منطق هدایت جریان نام داشت، برای کامپیوترهای IBM 7090 و IBM 7094 مورد استفاده قرار می گرفت. به این منطق مدار حالت جریان نیز می گفتند. از این منطق برای ساخت مدارهای ASIT در کامپیوترهای IBM 360/91 استفاده می شد. سوئیچ جریان یورک تقویت کننده تفاضلی بود که سطوح منطق ورودی آن نسبت به سطوح منطق خروجی اش متفاوت بود. با این حال، در عملیات حالت جریان، سیگنال خروجی شامل سطوح ولتاژی است که حدود سطح مرجع نسبت به سطح مرجع ورودی متفاوت است. در مدل یورک، سطوح مرجع ۲ منطق تا ۳ ولت با هم فرق دارند. در نتیجه، دو نوع مکمل مورد استفاده قرار گرفت:
این نوشته برگرفته از سایت ویکی پدیا می باشد، اگر نادرست یا توهین آمیز است، لطفا گزارش دهید: گزارش تخلفمقاومت ورودی بالا و مقاومت خروجی پایین است. در نتیجه، ترانزیستورها به سرعت تغییر حالت می دهند. تاخیرها در گیت کم و گنجایش خروجی ( fan out ) بالا می باشد. علاوه بر این، دریافت جریان ثابت تقویت کننده های تفاضلی تاخیرها و جهش های نامطلوب ولتاژ و نقص های فنی جزئی را که به دلیل اندوکتانس و ظرفیت خط تغذیه اتفاق می افتد، به حداقل خود می رساند. خروجی های مکمل با کاهش شمارش وارونگر ( معکوس کننده ) زمان انتشار مدار کل را کاهش می دهد. عیب اصلی ECL این است که همواره گیت ها در حال دریافت جریان هستند. این بدان معنی است که ECL نسبت به سایر منطق ها به برق خیلی بیشتری نیاز دارد. معادل منطق تزویج امیتری حاصل از FETها منطق همراه منبع ( Coupled logic ـ source ) یا SCFL نامیده می شود. نوعی از ECL که در آن همه مسیرهای سیگنال ها و ورودی ها گیت تفاضلی هستند، منطق سوئیچ جریان تفاضلی خوانده می شود.
هانون اس یورک ( Hanon s. yourke ) مهندس شرکت IBM در ماه آگوست ۱۹۵۶، ECL را اختراع کرد. این منطق که ابتدا منطق هدایت جریان نام داشت، برای کامپیوترهای IBM 7090 و IBM 7094 مورد استفاده قرار می گرفت. به این منطق مدار حالت جریان نیز می گفتند. از این منطق برای ساخت مدارهای ASIT در کامپیوترهای IBM 360/91 استفاده می شد. سوئیچ جریان یورک تقویت کننده تفاضلی بود که سطوح منطق ورودی آن نسبت به سطوح منطق خروجی اش متفاوت بود. با این حال، در عملیات حالت جریان، سیگنال خروجی شامل سطوح ولتاژی است که حدود سطح مرجع نسبت به سطح مرجع ورودی متفاوت است. در مدل یورک، سطوح مرجع ۲ منطق تا ۳ ولت با هم فرق دارند. در نتیجه، دو نوع مکمل مورد استفاده قرار گرفت:
wiki: منطق تزویج امیتری